Revisión de redundancia en el ciclo

From SEG Wiki
Revision as of 23:36, 10 April 2018 by JuanSEG (talk | contribs) (Created page with "Un esquema de detección de errores, generalmente implementado por hardware, en el que un carácter de verificación es generado por el residuo después de dividir la suma de...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
Jump to navigation Jump to search
ADVERTISEMENT
Other languages:


Un esquema de detección de errores, generalmente implementado por hardware, en el que un carácter de verificación es generado por el residuo después de dividir la suma de todos los bits en un bloque de datos por un número predeterminado. El residuo se vuelve a calcular más tarde para verificar que los datos no se hayan perdido.